Thông tin ấn phẩm
000 NG-V
Thiết kế thử nghiệm, phân tích và đánh giá hiệu năng vi xử lý lõi mềm đa nhân trên FPGA
Tác giả: Nguyễn, Quang Vinh,
Từ khóa:
Nhà xuất bản
Trường Đại học Mở Hà NộiNăm xuất bản
2019Lần xuất bản
Đang cập nhậtNgôn ngữ
Tiếng ViệtTóm tắt
Công nghệ chip vi xử lý đa nhân là công nghệ lõi trong các hệ thống thiết bị máy tính và truyền thông, điện tử. Đặc biệt trong thời đại IoT, các chip này có thể thực hiện xử lý song song các tín hiệu, dữ liệu. Công nghệ FPGA là công nghệ vi mạch tích hợp
Đầu mục
Danh sách các kho đang có sẵn ấn phẩm
| Nơi lưu trữ | Có sẵn |
|---|---|
| Kho Luận văn | 2 |
Marc
Thông tin ấn phẩm theo chuẩn MARC 21
001
22169
002 7
004 D6BC60AE-E418-424A-9236-1DF760C32592
005 202003302123
008 081223s2019||||vm|#################vie#d
009 1 0
039 ## $a20200330072313 $bdtmkhue $y20200323212548 $zdtmkhue
082 ## $a000 $bNG-V
100 $aNguyễn, Quang Vinh
245 ## $aThiết kế thử nghiệm, phân tích và đánh giá hiệu năng vi xử lý lõi mềm đa nhân trên FPGA / $cNguyễn Quang Vinh; NHDKH TS Hồ Khánh Lâm
260 ## $aH. : $bTrường Đại học Mở Hà Nội, $c2019
300 ## $a115 tr. ; $cA4
490 ## $aTrường Đại học Mở Hà Nội
520 ## $aCông nghệ chip vi xử lý đa nhân là công nghệ lõi trong các hệ thống thiết bị máy tính và truyền thông, điện tử. Đặc biệt trong thời đại IoT, các chip này có thể thực hiện xử lý song song các tín hiệu, dữ liệu. Công nghệ FPGA là công nghệ vi mạch tích hợp cỡ lớn có thể cho phép thiết kế thử nghiệm các cấu hình khác nhau các chip vi xử lý đa nhân cho các ứng dụng mong muốn. Do vậy, mục tiêu của đề tài chính là tự chủ trong thiết kế các hệ thống có ứng dụng chuyên biệt. Phương pháp nghiên cứu chủ yếu là phương pháp thực nghiệm, ứng dụng các lý thuyết để phân tích, đánh giá. Sau khi nghiên cứu luận văn, học viên đã nắm được lý thuyết về công nghệ FPGA. Thiết kế được chip 2-core 32-bit Microblaze kiến trúc RISC trên Xilinx FPGA, hiệu năng của đa xử lý theo các luật Amdahl, Gustafson-Barsis, thực hiện mô phỏng đánh giá hiệu năng của chip multi-core dựa vào mạng hàng đợi và Petri Net. Viết chương trình C trên SDK thực hiện các chức năng kiểm tra bộ nhớ, kết nối các thiết bị ngoại vi, hiển thị trên máy trạm Terminal chương trình Helloworld. Do thời gian có hạn, bản quyền của công cụ và khả năng kinh phí có hạn nên học viên không thể thực hiện thiết kế chip nhiều nhân (4-core, 9-core) như dự kiến ban đầu. Kết quả nghiên cứu của luận văn làm tiền đề để học viên tiếp tục phát triển ứng dụng thực tế trong nghiệp vụ: theo hướng thiết kế chip nhiều nhân có ứng dụng riêng.
653 ## $aFPGA
653 ## $aLuật Amdahl
653 ## $aMạng hàng đợi
653 ## $aMicroblaze
653 ## $aPetri Net
852 ## $a01 $bKho Luận văn $j(2): 01502396-7
856 1# $uhttp://thuvien.hou.edu.vn/houkiposdata2/luanvanluanankhoaluan/luanvan/2019/000/nguyenquangvinh/nguyenquangvinh_001thumbimage.jpg
890 ## $a2 $c1
002 7
004 D6BC60AE-E418-424A-9236-1DF760C32592
005 202003302123
008 081223s2019||||vm|#################vie#d
009 1 0
039 ## $a20200330072313 $bdtmkhue $y20200323212548 $zdtmkhue
082 ## $a000 $bNG-V
100 $aNguyễn, Quang Vinh
245 ## $aThiết kế thử nghiệm, phân tích và đánh giá hiệu năng vi xử lý lõi mềm đa nhân trên FPGA / $cNguyễn Quang Vinh; NHDKH TS Hồ Khánh Lâm
260 ## $aH. : $bTrường Đại học Mở Hà Nội, $c2019
300 ## $a115 tr. ; $cA4
490 ## $aTrường Đại học Mở Hà Nội
520 ## $aCông nghệ chip vi xử lý đa nhân là công nghệ lõi trong các hệ thống thiết bị máy tính và truyền thông, điện tử. Đặc biệt trong thời đại IoT, các chip này có thể thực hiện xử lý song song các tín hiệu, dữ liệu. Công nghệ FPGA là công nghệ vi mạch tích hợp cỡ lớn có thể cho phép thiết kế thử nghiệm các cấu hình khác nhau các chip vi xử lý đa nhân cho các ứng dụng mong muốn. Do vậy, mục tiêu của đề tài chính là tự chủ trong thiết kế các hệ thống có ứng dụng chuyên biệt. Phương pháp nghiên cứu chủ yếu là phương pháp thực nghiệm, ứng dụng các lý thuyết để phân tích, đánh giá. Sau khi nghiên cứu luận văn, học viên đã nắm được lý thuyết về công nghệ FPGA. Thiết kế được chip 2-core 32-bit Microblaze kiến trúc RISC trên Xilinx FPGA, hiệu năng của đa xử lý theo các luật Amdahl, Gustafson-Barsis, thực hiện mô phỏng đánh giá hiệu năng của chip multi-core dựa vào mạng hàng đợi và Petri Net. Viết chương trình C trên SDK thực hiện các chức năng kiểm tra bộ nhớ, kết nối các thiết bị ngoại vi, hiển thị trên máy trạm Terminal chương trình Helloworld. Do thời gian có hạn, bản quyền của công cụ và khả năng kinh phí có hạn nên học viên không thể thực hiện thiết kế chip nhiều nhân (4-core, 9-core) như dự kiến ban đầu. Kết quả nghiên cứu của luận văn làm tiền đề để học viên tiếp tục phát triển ứng dụng thực tế trong nghiệp vụ: theo hướng thiết kế chip nhiều nhân có ứng dụng riêng.
653 ## $aFPGA
653 ## $aLuật Amdahl
653 ## $aMạng hàng đợi
653 ## $aMicroblaze
653 ## $aPetri Net
852 ## $a01 $bKho Luận văn $j(2): 01502396-7
856 1# $uhttp://thuvien.hou.edu.vn/houkiposdata2/luanvanluanankhoaluan/luanvan/2019/000/nguyenquangvinh/nguyenquangvinh_001thumbimage.jpg
890 ## $a2 $c1
×
![]()